Die Architektur VI13 von FIC

Die potentiellen Mцglichkeiten des Rechners klдren sich von seiner Konfiguration. Es wissen nicht nur die Fachkrдfte, sondern auch viele Benutzer. Dabei, die starrste Aufmerksamkeit dem Zentralprozessor widmend, wissen erfahrenste von ihnen, dass bei weitem die letzte Rolle im Rechner die Mutterleiterplatte spielt. Gerade diese Komponente des Systems, die in sich unterdrьckenden Zahl der Kontroller konzentrierte, bestimmt ihr zukьnftiges Potential in bedeutendem Grade.

Die Architektur der modernen Mutterleiterplatten ist auf der Anwendung der neuesten elektronischen Technologien gegrьndet. Dabei verwirklicht sich die Realisierung dieser Technologien durch die verwendeten integrierten Schaltkreise, das Design und die Produktion dieser Karten. Von diesen Elementen und der Qualitдt der Herstellung der Karten hдngen schlieЯlich die technischen Parameter und die Arbeit der zukьnftigen Rechner ab.

Mit der Entwicklung und der Ausgabe der Mutterleiterplatten beschдftigen sich viele Computerfirmen. Wohlbekannten einheimischen ihnen einigen Benutzern zum Beispiel die Firma FIC. Die Produktion dieser Firma in lange Zeit war von den preiswerten Erzeugnissen hauptsдchlich vorgestellt. Doch fingen in letzter Zeit auf dem Markt an, die verhдltnismдЯig komplizierten Erzeugnisse, die ьber den groЯen Satz der Funktionalitдt verfьgen zu erscheinen. Als das Beispiel kann man die Mutterleiterplatte VI13, die auf der Grundlage chipseta SiS645DX erstellt sind bringen.

CHipset SiS645DX, seiend die Grundlage der Mutterleiterplatte VI13, ist aufgrund des Satzes der spezialisierten Logik SiS645 entwickelt. CHipset SiS645DX ist auf die Systeme mit den Prozessoren Intel Pentium 4 mit den Steckern Socket 423/478 und mit der Taktfrequenz die 100 und 133 MHz des Busses FSB als QPB (Quad-Pumped Bus) ausgerichtet   .

Der Bus FSB als QPB verwirklicht bei der Taktfrequenz die 100 MHz die Datenьbertragung mit der Frequenz die 400 MHz, des Adressteiles — 200 MHz, dass pik-die Bandweite bis zu 3,2 Gbyte/mit gewдhrleistet . Bei der Taktfrequenz die 133 MHz verwirklicht sich die Datenьbertragung mit der Frequenz die 533 MHz, und des Adressteiles — 266 MHz. In diesem Regime erreicht die Pikbandweite den Wert das 4,3 Gbyte/mit.

Es ist nцtig zu erinnern, dass von der Entwicklung und der Ausgabe chipseta SiS645 die Firma SiS die Tradition der Vereinigung in einem Kцrper der Komponenten, die die Funktionen North Bridge und South Bridge erfьllen verletzt hat. Solcher integrierten Schaltkreise, wie auch in den Lцsungen der Konkurrenten, in chipsete SiS645 und seine mehr vollkommene Variante SiS645DX zwei. Dabei wird als der Hauptbus fьr ihr Verbinden der Firmen-doppelgerichtete 16.entladungsbus MuTIOL mit der Bandweite die 512 Megabytes pro Sekunde (16 Bit h 4 h 66 MHz) verwendet   .

Der Hauptvorteil dieses Busses — die Mцglichkeit des Konkurrenzzugriffes, wenn sich fьr jede den Bus verwendende Einrichtung der unabhдngige Strom heraushebt. Daraufhin, bei der Behandlung zu MuTIOL bekommt der groЯen Zahl der Einrichtungen, jeder von ihnen den gewдhrleisteten parallelen Strom, dass letzten Endes die Latentzeiten (latentnost') wesentlich verringert und lдsst zu, das Entstehen der Kollisionen zu vermeiden. So wird die Datenьbertragung zwischen den Kontrollern South Bridge und dem Prozessor mit dem Arbeitsspeicher bei der hohen Belastung gewдhrleistet schneller, als in anderen chipsetah, nicht verfьgend ьber die дhnlichen Mцglichkeiten erfьllt.

Die Mittel der Interfaces der Arbeit mit dem Prozessor, dem Videoadapter, dem Arbeitsspeicher und South Bridge sind in den integrierten Schaltkreis North Bridge, die chipseta bilden, — Host und Memory und AGP Controller eingebaut   .

Eingebaut in SiS645DX unterstьtzt der Kontroller FSB als QPB: den Bus mit der Taktfrequenz die 100/133 MHz, 200/266 MHz Address und 400/533 MHz Data, die Reihe der Anreden zum Bus von der Tiefe 12 und andere Funktionen und die Technologien.

Der eingebaute Kontroller des Gedдchtnisses sieht die Unterstьtzung vor: des Gedдchtnisses DDR SDRAM (Double Data Rate SDRAM — SDRAM mit der Datenьbertragung nach den Vorder- und hinteren Fronten der Taktimpulse des Busses des Gedдchtnisses), DDR200/266/333, der maximalen Speicherkapazitдt — bis zu 3 Gbyte in 3 DIMM. Die maximale Ьbertragungsrate der Daten bildet bis zu 1,6/2,1/2,7 Gbyte/mit bei DDR200/266/333.

Der eingebaute Kontroller der Graphik unterstьtzt eine Einrichtung AGP mit der Unterstьtzung der Regimes AGP 2.0 1X/2X/4X und Fast Writes.

Die Verwaltung der Peripheriegerдte verwirklicht der zweite integrierte Schaltkreis chipseta, bekommend die Benennung MuTIOL Media I/O.

Der Stьtzpunktsatz chipseta SiS645DX besteht aus zwei integrierten Schaltkreisen, die in den Kцrper des Standards BGA erfьllt sind: SiS645DX Host und Memory und AGP Controller — North Bridge, 702 BGA, 0,18 mkm, 1,9 In; SiS961 MuTIOL Media I/O — South Bridge.

Die eingebauten Mittel des Stьtzpunktsatzes unterstьtzen: zwei Pipen IDE mit der Unterstьtzung ATA 33/66/100 (bis zu 4 Einrichtungen IDE), zwei Pipen USB (6 AnschlьЯe), PCI 2.2 (bis zu 6 BusMaster der Einrichtungen), die Arbeit PS/2 der Tastatur und der Maus, das Interface LPC 1.0 (Low Pin Count), AC ' 97 2.2 mit der Unterstьtzung 6 Audiopipen fьr 5.1 Dolby Digital, 10/100 Mb Fast Ethernet oder 1/10 Mb HomePNA 1, ACPI 1.0b, APM, sowie andere Mittel und die Funktionen.

Die Hauptparameter der integrierten Schaltkreise South Bridge, die zusammen mit chipsetom SiS645DX verwendet werden