Die Klassifikation, imenovanie und die kurzen Parameter der Prozessoren
(Die Fortsetzung)

K5 – Die ersten Prozessoren AMD, angezeigt als der Konkurrent Pentium. Den Stecker – Socket 7. Дhnlich verwendeten Cyrix 6x86, das PR-Rating mit den Kennziffern von 75 bis zu 166 MHz. Dabei bildete die verwendete Frequenz des Systembusses von 50 bis zu 66 MHz. Den Cachespeicher L1 – 24 Kbytes (16 Kbytes fьr die Instruktionen und 8 Kbytes fьr die Daten). Der Cachespeicher L2 ist auf der Mutterleiterplatte gelegen eben arbeitet auf der Frequenz des Prozessorbusses. К5 stepping 0 hatte den Kodenamen "SSA5", und bei steppingov 1, 3, 5 war der Kodename "5k86".

K6 – Die Prozessoren, angezeigt als der Konkurrent Pentium II. Die ersten Modelle wurden nach den Technologien 0,35 mkm, im Folgenden – 0,25 mkm (der Kodename "Little Foot") erzeugt. Die Prozessoren arbeiteten auf der Frequenz von 166 bis zu 233 MHz. Waren auf Grund vom Design des Prozessors 686 von erworben AMD der Gesellschaft NexGen erstellt. Im Vergleich zu den Vorgдnger haben den Baustein MMX bekommen, es hat der Umfang des Caches L1 – bis zu 64 Kbytes (auf 32 Kbytes fьr die Instruktionen und die Daten) zugenommen.

K6-2 – Die folgende Generation K6 mit dem Kodenamen "Chomper". Der Prozessor ist in Mai 1998 hinausgegangen, Hauptverbesserung ist die Unterstьtzung des zusдtzlichen Satzes der Instruktionen 3DNow! Und frequency des Systembusses die 100 MHz. Der Cachespeicher L1 – 64 Kbytes (befindet sich auf 32 Kbytes fьr die Instruktionen und die Daten), das Cache L2 auf der Mutterleiterplatte und kann den Umfang von 512 Kbytes bis zu 2 Mbytes haben, auf der Frequenz des Busses des Prozessors arbeitend. Die ersten Modelle hatten die Frequenz des Kernes die 266 MHz.

K6-2 + – eine der Letzten Socket 7 Prozessoren AMD. Und erste Socket 7 Prozessoren, die mit der Nutzung 0,18 mkm tehprotsessa gemacht sind.

K6-III (Sharptooth) – die ersten Prozessoren von AMD, habend den Cachespeicher L2, die mit dem Kern vereinigt sind. Die letzten Prozessoren, die unter den Bahnsteig Socket 7 gemacht sind. Tatsдchlich, stellen einfach K6-2 von 256 Kbytes vom Cachespeicher L2 auf dem Chip, arbeitend auf der selben Frequenz, dass auch den Kern des Prozessors dar. Der Cachespeicher L1 hat den Umfang 64 Kbytes (auf 32 Kbytes fьr die Instruktionen und die Daten), der Cachespeicher L3 befindet sich auf der Mutterleiterplatte und kann den Umfang von 512 Kbytes bis zu 2 Mbytes haben, auf der Frequenz des Busses des Prozessors arbeitend. Die ersten Modelle, die in Februar 1999 ausgegeben sind, waren auf 400 und 450 MHz gerechnet.

Argon – der Kodetitel verwendet in K7 des Kernes.

K7 – Die ersten Prozessoren, unterscheiden sich die Architektur und deren Interface von Intel. Den Umfang des Cachespeichers L1 – 128 Kbytes (auf 64 Kbytes fьr die Instruktionen und die Daten). Den Cachespeicher L2 – 512 Kbytes, arbeitend auf 1/2 2/5 oder 1/3 frequency des Prozessors. Der Prozessorbus – Alpha EV-6. Die Taktfrequenz des Busses – 100 MHz mit der Datenьbertragung bei 200 MHz. Die unterstьtzten Sдtze der Instruktionen – MMX und ausgedehnt im Vergleich zu K6-III den Satz 3DNow!. Der Formen-Faktoren – Slot A. Hat die Benennung Athlon bekommen. Es waren die Modelle 500-1000 des MHz ausgegeben. Den Kern K75 – die Aluminiumverbinden, K76 – kupfern.

Magnolia – der Kodetitel 1 GGts Athlon mit dem Kern K76 bis zu seiner Abmeldung.

Thunderbird – die Benennung des Kernes der Prozessoren Athlon, die nach der Technologien 0,18 mkm mit der Nutzung der Technologie der kupfernen Verbinden ausgegeben sind. Auf dem Chip sind 256 Kbytes polnoskorostnogo exclusive des Caches L2 integriert. Als die instationдre Variante einige Uhrzeit wurde in der Formen-Faktors Slot A ausgegeben. Doch ist wesentlich der Formen-Faktoren Socket A. Das Modell mit der Frequenz 1,33 GGts demonstriert die groЯe Produktivitдt auf den Bьroaufgaben, als den Prozessor Intel Pentium 4 mit der Frequenz 1,7 GGts. Das technologische Potential des Kernes Thunderbird gewдhrt die Mцglichkeit der Ausgabe der Erzeugnisse mit der Frequenz bis zu 1,5 GGts.

Athlon – die Benennung der Prozessoren, die auf der Grundlage arhitektur K7 erstellt sind, К75, К76, Thunderbird in den Varianten Slot A und Socket A (Socket 462). Die hochproduktiven Prozessoren, die auf den Sektor der Rechner High-End ausgerichtet sind.

Duron – die Benennung des Lineales der Prozessoren, die auf den Sektor der Rechner Low-End ausgerichtet sind. Sind die Konkurrenten der Prozessoren Celeron, verfьgen ьber den kleineren Preis und bol'shej von der Produktivitдt bei den gleichen Arbeitsfrequenzen doch. Sind auf der Variante des Kernes Thunderbird mit dem Cachespeicher bis zu 64 Kbytes gekьrzten L2 aufgebaut. Werden nur in der Formen-Faktors Socket A ausgegeben.

Spitfire – die Kodebenennung des Kernes und der Prozessoren Duron.

Mustang – servernyj die Variante Athlon. Den Cachespeicher L2 – 1-2 Mbytes, integriert ins Chip des Prozessors. Der Prozessor ist auf die Nutzung des Busses die 266 MHz und des Gedдchtnisses DDR SDRAM gerechnet. Die Ausgabe ist ausnehmend.

Corvette – die Kodebenennung der mobilen Variante des Kernes Mustang. Ist in Palomino umbenannt.

Palomino – die Kodebenennung des Kernes der Prozessoren Athlon, der auf den Wechsel der Architektur Thunderbird kam. Es werden die unbedeutenden architektonischen Verдnderungen zwecks der Verbesserung des Schnellpotentials des Prozessors vermutet. Zum Beispiel, im Bestande vom Kern werden der verbesserte Block der Voraussage der Verzweigungen und der Hardware-vorlдufige Abruf aus dem Gedдchtnis verwendet. Die Prozessoren auf dem neuen Kern werden SSE2 nicht unterstьtzen. Die Informationen darьber, dass das FlieЯband im Kern Palomino bol'shee die Zahl der Stufen enthalten wird, werden nicht bestдtigt. Palomino wird schneller sein, als Thunderbird, der Beschдftigte auf der selben Frequenz. Socket A die Hauptprozessorsteckbuchse noch auf 2-3 Jahre, bleibt die Firma AMD nicht namerena, das physische Interface der Prozessoren zu tauschen. Palomino wird auf den Mutterleiterplatten, die den Bus EV6 mit der Frequenz die 266 MHz unterstьtzen arbeiten. In der Produktion der Prozessoren wird die Technologie der kupfernen Verbinden verwendet sein. Die jьngeren Modelle sind auf die Taktfrequenz des Kernes 1,533 GGts und mehr gerechnet.

Morgan – die Kodebenennung des Kernes der Prozessoren Duron. Unterscheidet sich von Palomino nicht nur dem Umfang L2, sondern auch, was nach den Technologien mit der Nutzung der Aluminiumverbinden erzeugt werden wird.

Thoroughbred – die verbesserte Version Palomino, die nach der Technologien 0,13 mkm erstellt ist. Die vermutete Taktfrequenz – 2 GGts. Die Frist der Abmeldung – 2002

Appaloosa – die verbesserte Version Morgan, die nach der Technologien 0,13 mkm erstellt ist. Die Frist der Abmeldung – 2002

Barton – die Version Thoroughbred, die von der Nutzung der Technologie SOI verbessert ist (SOI – silicon-on-insulator – "das Silizium-auf-Isolator"). Die Nutzung dieser Technologie lдsst zu, takt-frequency ungefдhr auf 20 % zu vergrцssern und, dabei den Energieverbrauch zu verringern.

Hammer – die Familie der 64.entladungsprozessoren. In ihn gehen ClawHammer und SledgeHammer ein. Die Familie der 64.entladungsprozessoren Hammer stьtzt sich auf der Architektur K7, in die die 64.entladungsregister und die zusдtzlichen Instruktionen fьr die Arbeit mit diesen Register beigefьgt sind, sowie neu servernye der Instruktion. Es ist die Nutzung der Technologie SOI mцglich. Wird die Unterstьtzung SSE2 geregelt.

ClawHammer – der erste 64.entladungsprozessor AMD. Im Unterschied zu Itanium, dieser Prozessor wird hauptsдchlich auf die 32.entladungsinstruktionen ausgerichtet sein. Gleichzeitig wird mit seiner Abmeldung das Erscheinen des neuen Busses HyperTransport (Lightning Data Transport – LDT), verwendet fьr die Verbindung mit den Prozessoren und den Einrichtungen der Einfьhrung/Schlussfolgerung erwartet. LDT soll nicht Ersetzen, und der Ergдnzung zum Systembus EV6 oder EV7 werden. Es ist die Unterstьtzung bis zu zwei Prozessoren gewдhrleistet. Die vermutete Geschwindigkeit – 2 GGts und mehr. Die Technologie – 0,13 mkm, SOI. Die Frist der Abmeldung – 2002

SledgeHammer – servernyj die Variante ClawHammer. Es ist die Unterstьtzung bis zu acht Prozessoren gewдhrleistet. Die Technologie – 0,13 mkm, SOI. Die vermutete Frist der Abmeldung – 2002

Cyrix

6x86 – die Benennung der Prozessoren Cyrix. Fьr die Einschдtzung der Produktivitдt bezьglich des Prozessors Pentium wurde P-Rating, vorfьhrend die Frequenz verwendet, auf der man dem Prozessor Pentium fьr die Errungenschaft solcher Produktivitдt arbeiten sollte. P-Rating 6x86 bildete von 120 bis zu 200 MHz. Das Cache des ersten Niveaus – 16 Kbytes. Die Frequenz des Busses des Prozessors – von 50 bis zu 75 MHz. Den Stecker – Socket 5 und Socket 7.

M1 – Selb, dass auch 6x86.

MediaGX – die Abzweigung in der Familie der Prozessoren Cyrix. Den ersten Prozessor, der nach der Ideologie PC-PC-on-a-chip gemacht ist. Zum Kern 5х86 waren die Kontroller des Gedдchtnisses und PCI beigefьgt, ins Chip ist der Videobeschleuniger mit dem Stammpuffer im Hauptspeicher PC integriert. In den letzten Modellen wird der Kern 6x86 verwendet. Im Chip-Kompagnon ist die Brьcke PCI-ISA realisiert eben es ist der Laut integriert. Das PR-Rating von 180 bis zu 233 MHz, den Cachespeicher L1 – 16 Kbytes. Wurde nach tehprotsessu 0,5 mkm erzeugt.

6x86MX – verarbeitet zwecks der Errungenschaft bol'shej der Produktivitдt die Variante 6x86. Den Cachespeicher L1 – bis zu 64 Kbytes. In den Bestand der Architektur des Kernes war der Block MMX beigefьgt. Es ist die Unterstьtzung einer geteilten Ernдhrung erschienen. Die Frequenz des Busses des Prozessors – von 60 bis zu 75 MHz. Das PR-Rating – von 166 bis zu 266 MHz. Die Prozessoren 6х86MX auch machte die Gesellschaft IBM. Ihre Erzeugnisse 6х86MX hatten das Rating von 166 bis zu 333 und es waren auf die Frequenz den Bus 66, 75, 83 MHz gerechnet. Spдter, nach dem Vermarktungsverstand, Cyrix hat die Prozessoren in MII umbenannt, und IBM bis zum Ende der Zusammenarbeit verkaufte sie unter der Marke 6x86MX.

MII – der letzte Prozessor Cyrix, der Anfдnge, in Mдrz 1998 erzeugt zu werden. Der Cachespeicher L1 – 64 Kbytes (einheitlich), L2, wie ьblich fьr Socket 7, befindet sich auf der Mutterleiterplatte und hat den Umfang von 512 Kbytes bis zu 2 Mbytes, auf der Frequenz des Systembusses arbeitend. Die unterstьtzten Sдtze der Instruktionen – MMX. Verwendet das PR-Rating. Bei der Produktion wurde tehprotsess 0,25 mkm verwendet.

Cayenne – die Kodebenennung des Kernes, der in Gobi und MediaPC verwendet wird.

Gobi (MII +) – der Prozessor, der auf den Bahnsteig Socket 370 gerechnet ist. Die unterstьtzten Sдtze der Instruktionen – MMX, 3D Now!. Es ist der Block der Operationen mit den Zahlen vom Gleitkomma wesentlich verarbeitet. Den Cachespeicher L1 – 64 Kbytes, den Cachespeicher L2 – 256 Kbytes auf dem Chip, die Beschдftigten auf der vollen Frequenz des Kernes des Prozessors.

Rise

mP6 – Die ersten Prozessoren der Gesellschaft Rise. Sind fьr die Notebooks, die Socket 7 verwenden vorbestimmt. Unterscheiden sich sehr klein teplovydeleniem. Der Cachespeicher L1 – 16 Kbytes gelegen (ist auf 8 Kbytes fьr die Daten und die Instruktionen), L2 – von 512 Kbytes bis zu 2 Mbytes, auf der Mutterleiterplatte, arbeitet auf der Frequenz des Busses des Prozessors. Es wird der zusдtzliche Satz der Instruktionen MMX unterstьtzt. Bei der Einschдtzung der Produktivitдt der Prozessoren Rise, wie auch Cyrix, verwendet das PR-Rating, das von 166 bis zum 366 MHz bildet.

mP6 II – die Prozessoren, die sich von den Vorgдnger mP6 unterscheiden, dass ins Chip der Cachespeicher L2 im Umfang 256 Kbytes integriert ist. Es war die Unterstьtzung SSE, die Produktivitдt von PR-200 und mehr versprochen. Doch war im August 1999 die Aufhebung der Plдne nach der Abmeldung des Prozessors wegen der bedeutenden Verteuerung nach der Ergдnzung L2 ins Chip erklдrt.

Tiger – mP6 II fьr den Bahnsteig Socket 370. Den Cachespeicher L1 – 16 Kbytes, L2 – 256 Kbytes, arbeitend auf der Taktfrequenz des Kernes des Prozessors. Die Ausgabe ist ausnehmend.

Centaur

Winchip С6 – die Prozessoren, die auf die billigen PC ausgerichtet sind. Nach der Produktivitдt ьberlassen den Konkurrenten. Der Bus – 60, 66, 75 MHz, der Bahnsteig – Socket 7. Die Technologie – 0,35 mkm. Die Prozessoren unterstьtzen den Satz der Instruktionen MMX. Ist in Oktober 1997 hinausgegangen, arbeitete auf den Frequenzen von 180 bis zu 240 MHz.

Winchip-2 – Die Prozessoren, die nach tehprotsessu 0,25 mkm hergestellt werden. Der Cachespeicher L1 – 64 Kbytes (befindet sich auf 32 Kbytes fьr die Instruktionen und die Daten), den Cachespeicher L2 – 512-2048 Kbytes auf der Mutterleiterplatte. Von den Prozessoren werden die Sдtze der Instruktionen MMX und 3DNow unterstьtzt!. Der Bahnsteig – Socket 7. Von Winchip С6 unterscheiden sich durch die wesentlich beschleunigte Arbeit mit den Zahlen vom Gleitkomma. Es ist die Unterstьtzung frequency des Systembusses die 100 MHz erschienen. Der erste Prozessor ist in November 1998, frequency von 200 bis zu 300 MHz erschienen.

Winchip-2A – Die Prozessoren Winchip-2 mit dem korrigierten Fehler in die Realisierungen 3DNow!.

Winchip-3 – Die Prozessoren mit dem Cachespeicher L1 im Umfang 64 Kbytes (auf 32 Kbytes fьr die Instruktionen und die Daten) und dem Cachespeicher L2 im Umfang 128 Kbytes auf dem Chip, arbeitend auf der Frequenz des Kernes des Prozessors. Der Cachespeicher L3 – 512-2048 Kbytes, ist auf der Mutterleiterplatte gelegen. Es wurden zur Abmeldung in der ersten Hдlfte 1999 mit der Frequenz die 300 MHz und mehr geplant. In Zusammenhang mit dem Kauf Centaur von der Firma VIA war die Abmeldung der Prozessoren ausnehmend.

Winchip-4 – Die Prozessoren, deren Ausgabe wurde ende 1999 der Frequenz – 400-500 MHz geplant, und beim Ьbergang auf 0,18 mkm tehprotsess – 500-700 MHz.

VIA

Samuel – die Kodebenennung der Prozessoren und des Kernes. Zur Grundlage hat der Kern Winchip-4, die VIA ins Erbe von Centaur zufielen gedient. Es arbeiten auf den Frequenzen die 500-700 MHz. Werden National Semiconductors und TSMC mit der Nutzung 0,18 mkm tehprotsessa erzeugt. Die Prozessoren verwenden den Satz SIMD 3D Now!. Der Formen-Faktoren – Socket-370. Den Cachespeicher L1 – 128 Kbytes. Haben die Benennung Cyrix III bekommen. Die Taktfrequenz des Kernes – 500-667 MHz.

C5A – Selb, dass auch Samuel.

Samuel 2 – die Kodebenennung der Prozessoren und des Kernes, entwickelt vom Team Centaur. Den Cachespeicher L2 im Umfang 64 Kbytes. Die Taktfrequenz des Kernes – 667-800 + das MHz. Die Frequenz des Busses des Prozessors die 100/133 MHz, der Formen-Faktoren – Socket 370.

C5B – Selb, dass auch Samuel 2.

Matthew – die Kodebenennung der integrierten Prozessoren. SchlieЯen den Kern Samuel2 mit integriertem Video und den Komponenten North Bridge ein.

Ezra – die Kodebenennung der Prozessoren und des Kernes. Die gemeinsame Entwicklung der Teams Cyrix und Centaur. Den ersten wirklich neuen Kern VIA. Die Prozessoren mit der Unterstьtzung SSE. Den Cachespeicher L1 – 128 Kbytes, den Cachespeicher L2 – 64 Kbytes. Die Technologie – 0,15 mkm c vom Ьbergang auf 0,13 mkm. Die Taktfrequenz des Kernes – 750 MHz mit der nachfolgenden GrцЯe ist 1 GGts hцher. TSMC hat die Informationen darьber bestдtigt, dass sie den Prozessor Ezra mit der Frequenz 1 GGts hergestellt hat.

C5C – Selb, dass auch Ezra.

Ezra-T – Die Kodebenennung der Prozessoren und des Kernes. Die Vereinbarkeit nach dem Niveau der Signale mit Tualatin, was sie zulдsst, in den Mutterleiterplatten mit chipsetami, erstellt unter Tualatin zu verwenden. Den technologischen Prozess 0,13 mkm, die Aluminiumverbinden. Das Cache das Gedдchtnis L1 – 128 Kbytes, L2 – 64 Kbytes. Haben kleiner, im Vergleich zu Ezra, den Energieverbrauch. Die Unterstьtzung MMX, 3D Now!. Die Taktfrequenz des Kernes – von 800 MHz (6х133 das MHz). Die Ausgabe ist auf das Ende 2001 eingeplant

Nehemiah – die Kodebenennung der Prozessoren und des Kernes. Sind auf die Arbeit bei den Frequenzen 1,2 + GGts gerechnet. Den Cachespeicher L1 – 128 Kbytes, den Cachespeicher L2 – 256 Kbytes. Werden die Instruktionen Streaming SIMD Extensions (SSE) und 3DNow unterstьtzen!. Das FlieЯband in 17 Stadien, die Betriebsspannung des Kernes 1,2 In, tehprotsess 0,13 mkm mit der Nutzung der kupfernen Verbinden, die Flдche des Kristalls – 72 Q. mm. Die Abmeldung ist am 2002 eingeplant

C5X – Selb, dass auch Nehemiah.

Esther – die Kodebenennung der Prozessoren und des Kernes. Den Cachespeicher L1 – 128 Kbytes, L2 – 256 Kbytes. Das FlieЯband 17 Stufen. Die Taktfrequenz des Kernes 2 GGts. Ist auf die zweite Hдlfte 2002 eingeplant.

C5Y – Selb, dass auch Esther.

SiS

550 – das Stьtzpunktmodell der Prozessoren einer Serie 550. Zur Grundlage hat der Kern mP6 von Rise mit integriertem Video und den Komponenten chipseta gedient.

551 – das Modell des Prozessors, das aufgrund SiS 550, mit der Unterstьtzung der flesh-Karten und die Chiffrierung erstellt ist.

552 – das Modell des Prozessors, das aufgrund SiS 551, mit der Unterstьtzung audio- und die Videodatensatzsperrung erstellt ist.

Transmeta

Crusoe – das Lineal der Prozessoren, die auf die mobilen Systeme ausgerichtet sind. Besteht aus den Modellen TM3200 (L2=0), TM5400 (L2=256 der Kbytes), TM5500 (L2=256 der Kbytes), TM5600 (L2=512 der Kbytes), TM5800 (L2=512 der Kbytes), einschlieЯend die integrierten Komponenten North Bridge. Werden mit dem niedrigen Energieverbrauch charakterisiert.

Astro – der Kodename der hochproduktiven Prozessoren mit dem superniedrigen Niveau des Energieverbrauchs. Die Arbeitsfrequenz wird 1,4 GGts bei 0,5 Vt erreichen. In der Grundlage die 256.entladungsarchitektur. Die Ausgabe der Modelle ist am 2002 eingeplant

Compaq

Alpha EV68 – der Kodename der hochproduktiven Prozessoren mit der Architektur, ausgezeichnet von traditionell х86. Tehprotsess 0,18 mkm. Stьtzt sich auf dem Kern Alpha EV6. Mehr 15 Mio. Transistoren. Das Modell 1 GGts ist in 2001 erklдrt

Alpha EV7 – der Kodename der hochproduktiven Prozessoren. Tehprotsess 0,18 mkm mit der Nutzung der kupfernen Verbinden. Stьtzt sich auf dem Kern Alpha EV6. Mehr 100 Mio. Transistoren, die Betriebsspannung des Kernes 1,5 In, die Macht teplovydelenija 100 Vt, die Frequenz 1,2-1,3 GGts, bis zu 1,75 Mbytes L2, den Kцrper mit 1439 Kontakten. Es ist die Nutzung des integrierten Kontrollers des Gedдchtnisses mцglich. Die Ausgabe der Modelle ist am 2002 In Zusammenhang mit dem Kauf von der Firma Intel in 2001 der Unterabteilungen, der Patente und der Technologien, die mit den Prozessoren Alpha EVxx verbunden sind, die Prozessoren Alpha EV7 oder Alpha EV8, mцglich eingeplant, werden die letzten Entwicklungen dieser Richtung.

Alpha EV8 – der Kodename der hochproduktiven Prozessoren mit der Architektur, ausgezeichnet von traditionell х86. Tehprotsess 0,13 mkm mit der Nutzung SOI. Mehr wird 250 Mio. Transistoren, den Superskalarkern (bis zu 8 Instruktionen fьr 1 Takt), die Macht teplovydelenija – 150 Vt, die Frequenz von 1,4 GGts, das Cache L2 voraussichtlich 2 Mbytes, den Kцrper mit 1800 Kontakten bilden. Die Ausgabe der Modelle ist am 2004 Mцglich, die letzte Entwicklung dieser Richtung eingeplant.

Alpha EV9 – der Kodename der hochproduktiven Prozessoren mit der Architektur, ausgezeichnet von traditionell х86. Tehprotsess 0,10 mkm, 500 Mio. Transistoren, die Frequenz 2-3 GGts. Die Ausgabe der Modelle war am 2006 eingeplant

Alpha EV10 – der Kodename der hochproduktiven Prozessoren mit der Architektur, ausgezeichnet von traditionell х86. Tehprotsess 0,07 mkm, 1,5 Md. Transistoren, die Frequenz 3-4 GGts. Die Ausgabe der Modelle war am 2008 eingeplant

QuickBlade – servernaja die Architektur mit der superhohen Dichte der Montage. Zugrunde der vorliegenden Architektur ist die Nutzung der Prozessoren Intel mit der superniedrigen Betriebsspannung eingeplant.

Bei der Vorbereitung des Artikels waren die Materialien des Buches "" die Einrichtung des multimedialen Rechners "SPb verwendet: Peter, 2001, 512 mit. (Eine Serie" Anatomie des PC ")